

Proposta de Trabalho Prático

Periférico AXI4-Lite com Banco de Registradores

1. Enunciado da atividade

Implemente, em Verilog/SystemVerilog, um periférico AXI4-Lite subordinate contendo quatro registradores de 32 bits. O bloco deve permitir escrita e leitura por meio do barramento AXI4-Lite e disponibilizar o conteúdo dos registradores em saídas do módulo.


Nesta versão do projeto, os registradores são divididos em dois grupos: registradores de controle, atualizados pelo AXI4-Lite, e registradores de status, atualizados por sinais externos e lidos pelo AXI4-Lite.

Os conceitos teóricos necessários para a implementação foram trabalhados em aula. Nesta proposta, o foco é a implementação, a simulação e a comprovação funcional do periférico.

2. Descrição do projeto

O bloco a ser desenvolvido deve implementar uma interface AXI4-Lite subordinate conectada a um banco interno de quatro registradores de 32 bits. Esses registradores poderão ser acessados por software por meio de endereços mapeados em memória.

Estrutura geral do bloco:



O bloco deve permitir:

- escrita nos registradores de controle por meio de transações AXI4-Lite;
- leitura dos registradores de controle e de status por meio de transações AXI4-Lite;
- atualização dos registradores de status por meio de entradas externas;
- disponibilização dos valores armazenados nos registradores nas saídas do módulo;
- retorno de resposta adequada nas operações de escrita e leitura.

3. Organização dos registradores

Para evitar ambiguidade entre escrita via AXI4-Lite e atualização por lógica externa, os registradores devem seguir a organização abaixo:

Registrador	Tipo	Escrita via AXI	Atualização externa	Leitura via AXI	Saída
reg0	Controle/Dado	Sim	Não	Sim	reg0_dout
reg1	Controle/Dado	Sim	Não	Sim	reg1_dout
reg2	Status/Dado externo	Não	Sim, via reg2_din	Sim	reg2_dout
reg3	Status/Dado externo	Não	Sim, via reg3_din	Sim	reg3_dout

Regra de atualização dos registradores: os registradores reg0 e reg1 devem ser tratados como registradores de controle, sendo atualizados exclusivamente por escritas realizadas pelo barramento AXI4-Lite. Já os registradores reg2 e reg3 devem ser tratados como registradores de status, refletindo os valores presentes nas entradas externas reg2_din e reg3_din, respectivamente.

Todos os registradores devem poder ser lidos pelo barramento AXI4-Lite. Além disso, os sinais reg*_dout devem disponibilizar continuamente o valor atual associado a cada registrador.

Para simplificação da atividade, escritas AXI4-Lite nos endereços de reg2 e reg3 não devem alterar o valor desses registradores, pois eles representam informações de status vindas de lógica externa. Caso o aluno implemente algum comportamento adicional, essa decisão deverá ser descrita no relatório e validada no testbench.

4. Especificação do bloco

- Interface AXI4-Lite subordinate.
- Banco interno com quatro registradores de 32 bits: reg0, reg1, reg2 e reg3.
- reg0 e reg1 como registradores de controle/dado escritos via AXI4-Lite.
- reg2 e reg3 como registradores de status atualizados por entradas externas.
- Decodificação de endereço para seleção dos registradores.
- Operações de escrita e leitura com handshake VALID/READY.
- Resposta OKAY para acessos válidos.
- Reset dos registradores para 32'h00000000.
- Saídas individuais com o valor atual de cada registrador.

5. Mapeamento de endereços

Endereço relativo	Registrador	Tipo	Descrição
0x00	reg0	Controle/Dado	Registrador escrito via AXI4-Lite e lido via AXI4-Lite
0x04	reg1	Controle/Dado	Registrador escrito via AXI4-Lite e lido via AXI4-Lite
0x08	reg2	Status	Registrador atualizado por reg2_din e lido via AXI4-Lite
0x0C	reg3	Status	Registrador atualizado por reg3_din e lido via AXI4-Lite

Observação: os endereços devem ser alinhados a 4 bytes, pois cada registrador possui 32 bits.

6. Interface mínima esperada

O módulo deve conter, no mínimo, os seguintes sinais:

```
input  wire      ACLK,
input  wire      ARESETn,

input  wire [31:0] S_AXI_AWADDR,
input  wire      S_AXI_AWVALID,
output wire      S_AXI_AWREADY,

input  wire [31:0] S_AXI_WDATA,
input  wire [3:0]  S_AXI_WSTRB,
input  wire      S_AXI_WVALID,
output wire      S_AXI_WREADY,

output wire [1:0]  S_AXI_BRESP,
output wire      S_AXI_BVALID,
input  wire      S_AXI_BREADY,

input  wire [31:0] S_AXI_ARADDR,
input  wire      S_AXI_ARVALID,
output wire      S_AXI_ARREADY,

output wire [31:0] S_AXI_RDATA,
output wire [1:0]  S_AXI_RRESP,
output wire      S_AXI_RVALID,
input  wire      S_AXI_RREADY,

input  wire [31:0] reg0_din,
input  wire [31:0] reg1_din,
input  wire [31:0] reg2_din,
input  wire [31:0] reg3_din,

output wire [31:0] reg0_dout,
output wire [31:0] reg1_dout,
output wire [31:0] reg2_dout,
output wire [31:0] reg3_dout
```

Nesta proposta, reg2_din e reg3_din devem ser utilizados como entradas externas de status. Os sinais reg0_din e reg1_din são mantidos na interface para padronização do bloco, mas a implementação mínima deve atualizar reg0 e reg1 por meio de escritas AXI4-Lite.

7. Funcionamento mínimo

7.1 Escrita nos registradores de controle

1. Receber o endereço pelo canal AW e o dado pelo canal W.
2. Atualizar reg0 ou reg1 quando as transferências forem aceitas e o endereço corresponder a 0x00 ou 0x04.
3. Gerar resposta de escrita pelo canal B.
4. Para acessos válidos, S_AXI_BRESP deve retornar 2'b00.

7.2 Atualização dos registradores de status

1. Atualizar reg2 a partir de reg2_din.
2. Atualizar reg3 a partir de reg3_din.
3. Disponibilizar continuamente os valores atuais em reg2_dout e reg3_dout.

7.3 Leitura

1. Receber o endereço pelo canal AR.
2. Selecionar o registrador correspondente ao endereço recebido.
3. Disponibilizar o valor em S_AXI_RDATA.
4. Sinalizar a resposta pelo canal R.
5. Para acessos válidos, S_AXI_RRESP deve retornar 2'b00.

8. Testes obrigatórios no testbench

O testbench deve comprovar, no mínimo, os casos abaixo:

Teste	Operação	Endereço/Sinal	Valor esperado
1	Aplicar reset	-	Todos os registradores = 32'h00000000
2	Escrever em reg0 via AXI	0x00	32'h00000011
3	Escrever em reg1 via AXI	0x04	32'h00000022
4	Aplicar valor externo em reg2_din	reg2_din	32'h00000033
5	Aplicar valor externo em reg3_din	reg3_din	32'h00000044
6	Ler reg0 via AXI	0x00	32'h00000011
7	Ler reg1 via AXI	0x04	32'h00000022
8	Ler reg2 via AXI	0x08	32'h00000033
9	Ler reg3 via AXI	0x0C	32'h00000044
10	Verificar saídas dout	reg*_dout	Valores atuais dos registradores
11	Tentar escrever em reg2 via AXI	0x08	reg2 deve manter o valor de reg2_din
12	Tentar escrever em reg3 via AXI	0x0C	reg3 deve manter o valor de reg3_din

Também é recomendado que o testbench verifique os sinais de resposta S_AXI_BRESP e S_AXI_RRESP para os acessos válidos.

9. Entregáveis

1. Código Verilog/SystemVerilog do módulo AXI4-Lite.
2. Testbench utilizado na simulação.
3. Log, print ou forma de onda comprovando os testes.
4. Diagrama simples do bloco implementado.
5. Tabela de mapeamento de endereços.
6. Breve relatório com descrição do módulo, decisões de projeto, regras de atualização dos registradores e resultados dos testes.